Akce ČVUT

Letní intenzivní kurz zaměřený na návrh analogových integrovaných obvodů

30.06.2026-04.07.2026  

Praktická cvičení povede prof. Dr. Poki Chen (NTUST) a budou probíhat v počítačové laboratoři Cadence na Fakultě elektrotechnické Českého vysokého učení technického v Praze.

Integrované obvody (IC) jsou klíčovými součástkami téměř všech moderních komerčních výrobků po celém světě, což činí polovodičový průmysl jedním z nejstrategičtějších odvětví mnoha zemí. Inženýři působící v této oblasti proto dlouhodobě dosahují výrazně vyšších příjmů než je průměr.

Studenti, kteří se chtějí věnovat kariéře v oblasti návrhu analogových integrovaných obvodů, musí zvládnout dva základní předměty: Návrh analogových integrovaných obvodů (Analog IC Design) a Rozvržení analogových integrovaných obvodů (Analog IC Layout). Tento intenzivní kurz je navržen tak, aby studenty seznámil s vývojem polovodičového průmyslu a zároveň jim poskytl základní znalosti a praktické dovednosti v oblasti návrhu rozvržení analogových integrovaných obvodů. Navazuje na kurz, který byl realizován v loňském roce.

Pro lepší pochopení problematiky budou studenti pracovat na návrhu rozvržení dvoustupňového operačního zesilovače (OPAMP) doplněného rezistorem a kondenzátorem pro zápornou zpětnou vazbu. Naučí se nejen jak jednotlivé návrhové postupy provádět, ale také proč jsou důležité. Tato praktická zkušenost jim umožní hlouběji porozumět návrhu rozvržení analogových integrovaných obvodů a připraví je na další studium i úspěšnou kariéru v době rychle se rozvíjející čtvrté průmyslové revoluce.

Osnova kurzu

30. června 2026

Dopoledne:

Stručná historie vývoje polovodičů
Úvod do procesu návrhu a tvorby rozvržení integrovaných obvodů
Srovnání rozvržení 2D tranzistorů MOSFET a 3D tranzistorů FinFET

Odpoledne:

Prostředí Cadence/Synopsys
Pohledy symbol, schéma a layout
Export výsledků
1. července 2026

Dopoledne:

Úvod do výroby integrovaných obvodů
Nepřesnosti (mismatch) a strategie jejich eliminace

Odpoledne:

Návrh jednoduchého proudového zrcadla metodou common-centroid prvního řádu
DRC a LVS kontroly
Porovnání simulací před a po vytvoření layoutu
2. července 2026

Dopoledne:

Úvod do návrhu rozvržení tranzistorů
Dummy prvky a ochranné prstence (guard rings) tranzistorů
Párování a shoda rozvržení tranzistorů

Odpoledne:

Návrh diferenciální dvojice metodou common-centroid druhého řádu
Layout diferenciálního zesilovače
3. července 2026

Dopoledne:

Typy integrovaných rezistorů na čipu
Dummy prvky a ochranné prstence rezistorů
Párování a shoda rozvržení rezistorů

Odpoledne:

Návrh layoutu vysokoziskového stupně
Layout polysilikonového rezistoru s dummy prvky a guard ringem
4. července 2026

Dopoledne:

Typy integrovaných kondenzátorů na čipu
Dummy prvky a ochranné prstence kondenzátorů
Párování a shoda rozvržení kondenzátorů

Odpoledne:

Layout kondenzátoru typu MIM (Metal-Insulator-Metal)
Návrh layoutu dvoustupňového operačního zesilovače, který propojí všechny návrhové bloky probírané během týdne

Forma výuky: 2 bloky praktických cvičení

Hodnocení (pro studenty FEL ČVUT): 1 kredit

Jazyk kurzu: angličtina

Kurz je zdarma.

Hledáte ubytování? Můžete využít ubytování na Masarykově koleji v blízkosti fakulty.

Místo konání

Fakulta elektrotechnická ČVUT

Kontaktní osoba

Ing. Vladimír Janíček, Ph.D., janicev@fel.cvut.cz

Podrobnější informace

https://docs.google.com/forms/d/1Zo8H3iDWdROY3g0JEjx30AeKHnWVzGeUynfZC_Kfhos/viewform?edit_requested=true